ComunicazioniVerbalizzazione appello ASE 30 Sett 201530-09-2015 10:51
La verbalizzazione dell'appello di ASE svolto in data 30 Sett 2015 è fissata per il giorno Giov 08 Ott 2015 alle ore 11:00, edificio Ing. dell'Informazione atrio terzo piano.
| Esame Architettura dei Sistemi di Elaborazione SETTEMBRE 201504-09-2015 16:17
Il prossimo appello dell'esame di Architettura degli Elaboratori è fissato per Venerdì 25 Settemre alle ore 10 in aule T5 (SOGENE).
Per partecipare all'esame è obbligatorio prenotarsi sul sito delphi.uniorma2.it
| Verbalizzazione appello estivo ASE24-07-2015 10:42
La verbalizzazione dell'appello del 7 Luglio 2015 si terrà il giorno Mercoledì 29 Luglio 2015 alle ore 10:30 presso l'edificio di Ing. dell'Informazione, atrio terzo piano.
| Appello Estivo ASE 2014-1503-06-2015 11:53
L'appello estivo di ASE si terrà il giorno Martedì 7 Luglio alle ore 10 in aula T5.
Per prtecipare all'esame è obbligatorio prenotarsi sul sito delphi.uniroma2.it
| NUOVA DATA VERBALIZZAZIONE14-05-2015 21:01
In seguito alle numerose richieste degli studenti di modificare la data di verbalizzazione, causa sciopero mezzi pubblici, si comunica che la verbalizzazione prevista per il giorno 15 Maggio p.v. è stata posticipata a Ven 22 Maggio ore 10:00 Edificio Ingegneria dell'Informazione, atrio terzo piano.
| Prosima Verbalizzazione ASE07-05-2015 23:59
Data Prossima Verbalizzazione ASE:
Gli studenti che non hanno ancora verbalizzato potranno farlo in data: VENERDI' 15 MAGGIO ORE 09:30, atrio terzo piano edificio Ingegneria dell'informazione
| modificata data verbalizzazione secondo appello12-04-2015 16:01
NUOVA CONVOCAZIONE VERBALIZZAZIONE SECONDO APPELLO ASE 27 FEB 2015:
Verbalizzazione secondo appello: Lun 20 Aprile ore 0930 atrio terzo piano Edificio Ingegneria dell'Informazione
| Variazione data verbalizzazione secondo appello25-03-2015 13:38
La data di verbalizzazione del secondo appello è stata spostata a lunedì 13 Aprile ore 09.30 ed. Ingegneria dell’Informazione, primo piano laboratorio A1-07.
| Verbalizzazione secondo appello ASE06-03-2015 14:17
La data per la verbalizzazione del secondo appello è fissata per il giorno Ven. 27 Marzo ore 10.30 ed. Ingegneria dell’Informazione, primo piano laboratorio A1-07.
| Verbalizzazione primo appello ASE 12/02/1513-02-2015 12:09
La verbalizzazione del primo appello si terrà il giorno 27/02/15 ore 11 Aula T5 (Sogene). Gli studenti devono essere muniti di libretto universitario o documento di riconoscimento.
| PARTECIPAZIONE APPELLI10-02-2015 10:41
PER PARTECIPARE AGLI APPELLI DEL 12 E DEL 27 FEBBRAIO E' OBBLIGATORIO PRENOTARSI SU delphi.uniroma2.it
La scadenza delle prenotazioni per l'appello del 12 febbraio è fissata a Mart 10 febbraio 2015
| CALENDARIO ESAMI 2014-1509-02-2015 10:24
Data I appello: 12/02/2015 ora 10:00 Aula T5
Data II appello: 27/02/2015 ora 10:00 Aula T5
Per partecipare all'esame è obbligatorio prenotarsi su delphi.uniroma2.it Gli appelli non sono mutuamente esclusivi. Per essere ammessi all'esame è necessario essere muniti di libretto universitario o documento valido.
| RECUPERO ORALE PROVA ITINERE 122-01-2015 13:30
Gli studenti che non sono risultati sufficienti alla Prima Prova in Itinere di nov 2014, possono presentarsi il giorno Mart 27 Gennaio 2015 ore 11 in aula T5, per recuperare l'insufficienza con un colloquio orale. Le domande che verranno fatte saranno essenzialmente sugli argomenti della prova in cui lo studente è stato poco esaustivo o impreciso.
| Seconda Prova in Itinere ASE09-12-2014 10:17
Date per la seconda prova in itinere del corso di Architettura dei Sistemi di Elaborazione:
Martedì 16 Dic '14 ore 11 aula T5 (Cognomi dalla M alla Z)
Giovedì 18 Dic '14 ore 11 aula T5 (Cognomi dalla A alla L)
La prova avrà la durata di un'ora e mezza.
La prova è aperta a tutti e non c'è bisogno di prenotarsi.
Si prega di venire muniti di libretto universitario o documento di riconoscimento.
Programma seconda prova in itinere:
Libro Tanenbaum:
cap. 3.1.1, 3.1.2, 3.1.3, 3.1.4
cap. 3.2.1, 3.2.2
Libro Iazeolla:
cap. 2.1, 2.2
cap. 3.1, 3.1.1, 3.1.2, 3.1.2.1
cap. 5.1, 5.2.1
| Temi delle TESINE - consegna entro 24/11/201413-11-2014 15:03
Gli studenti si possono riunire in gruppi di 3, massimo 4 persone per realizzare una tesina di massimo 5 pagine, scegliendo uno dei seguenti temi proposti:
Tema 1: La macchina di Turing: definizione formale e storia.
Tema 2: George Boole (1815-1864) un grande contributo teorico: la definizione dell' “Algebra di Boole”.
La tesina va consegnata via mail (alessandra.pieroni@uniroma2.it) entro lunedì 24 Novembre 2014.
Si prega di indicare nome e cognome di tutti i partecipanti del gruppo di lavoro.
| Prova in Itinere 1 DEL 6 NOVEMBRE 2014 RIMANDATA05-11-2014 18:40
A CAUSA DELL'ALLERTA METEO PUBBLICATA SUL SITO DEL COMUNE DI ROMA, IN CUI SI CONSIGLIA DI RIDURRE AL MINIMO GLI SPOSTAMENTI, LA SEDUTA DI ESAME DI DOMANI GIOVEDI' 6 NOVEMBRE 2014 E' RIMANDATA A MARTEDI' 11 NOVEMBRE, ORE 11 AULA T5.
| Prima Prova in Itinere ASE23-10-2014 13:04
Programma prima prova in itinere (4-6/11/2014): Libro Tanenbaum cap.1 e 2 (fino al 2.3.6 incluso)
mart. 4 nov 2014 ore 11 aula T5 (cognomi dalla A alla L inclusa)
giov. 6 nov 2014 ore 11 aula T5 (cognomi dalla M alla Z) |
Lezioni6 | 28-10-2014
Sistemi RAID
i 5 livelli dei sistemi RAID | 5 | 23-10-2014
Memoria secondaria (o memoria di massa)
Dischi magnetici | 4 | 21-10-2014
Parallalelismo a livello istruzione
Parallelismo a livello processore
| 3 | 16-10-2014
Ciclo esecutivo delle istruzioni (tipi di istruzioni)
Principi di progettazione
| 2 | 14-10-2014
La macchina di Von Neumann (processore, registri, bus)
| 1 | 07-10-2014
Definizione di Calcolatore Elettronico
|
Materiale didattico | InformazioniAnno accademico | 2014-2015 |
---|
Crediti | 6 |
---|
Settore | ING-INF/05 |
---|
Anno | 1 |
---|
Semestre | 1 |
---|
Propedeuticità | Nessuna |
---|
ProgrammaProgramma del corso
Organizzazione dei sistemi di calcolo Processori Memorie principali e Memorie secondarie Input/output
Macchina di Von Neumann
Descrizione dei sistemi di calcolo Descrizione orizzontale Descrizione verticale Descrizione del livello logico digitale Processore Memorie Bus
Architettura e Governo di sistemi di calcolo Tipi di architettura Tipi di Governo Strumenti di governo
Sistemi a configurazione multiprocessor Legge di Grosch Legge di Moore
Reti di interconnesione Reti intraprocessor Reti interprocessor Computer networks LAN, MAN e WAN
Caratterizzazione Unità e Reti Caratterizzazione CPU Esempi di CPU Caratterizzazione Reti Caratterizzazione Reti Intraprocessor Caratterizzazione Reti Iterprocessor Reti Statiche e Reti Dinamiche Caratterizzazione Computer Network Legge Metcalfe Legge delle Reti
Programma prove in itinere
Prova in itinere 1:
Libro Tanenbaum
cap.1 e 2 (fino al 2.3.6 incluso)
Prova in itinere 2:
Libro Tanenbaum:
cap. 3.1.1, 3.1.2, 3.1.3, 3.1.4
cap. 3.2.1, 3.2.2
Libro Iazeolla:
cap. 2.1, 2.2
cap. 3.1, 3.1.1, 3.1.2, 3.1.2.1
cap. 5.1, 5.2.1
Programma Prova Finale
Libro Iazeolla
cap. 1.1, 1.2, 1.2.1, 1.2.2
cap. 3.1(tutto fino a 3.1.2.1 incluso), 3.2, 3.2.1, 3.2.1.1, 3.2.2, 3.2.1.2, 3.3, 3.3.1.1, 3.3.1.2
cap. 4.1, 4.2, 4.2.1, 4.2.2, 4.2.3, 4.3.1, 4.3.2, 4.3.2.1, 4.3.2.2, 4.3.2.3
cap. 5.1, 5.2.1
|
Testi di riferimentoTesti consigliati:
1) Tanenbaum Andrew S., Architettura dei calcolatori: Un approccio strutturale, 5a Ed., Pearson Education, 2006
2) Giuseppe Iazeolla, Impianti, Reti e Sistemi Informatici, 2a Ed., FrancoAngeli 2008 |
Ricevimento studenti
Modalità di esameL'esame è composto da due prove in itinere e un esame finale.
Le prove in itinere si svolgeranno, in data ancora da fissare, nei mesi di Novembre e Dicembre. Le prove di appello potranno essere sostenute dopo la fine delle lezioni (31 Genn. 2015).
Gli studenti che non supererano o non partecipano alle prove in itinere possono comunque sostenere gli appelli di fine corso, rispondendo a quesiti sull'intero programma del corso. |
|